Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP05/001739

International filing date: 01 February 2005 (01.02.2005)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2004-030369

Filing date: 06 February 2004 (06.02.2004)

Date of receipt at the International Bureau: 17 March 2005 (17.03.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



日本国特許庁 JAPAN PATENT OFFICE

01. 2. 2005

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2004年 2月 6日

出 願 番 号 Application Number:


特願2004-030369

[ST. 10/C]:

[JP2004-030369]


出 願 人
Applicant(s):

株式会社半導体エネルギー研究所



特許庁長官 Commissioner, Japan Patent Office 2005年 3月 4日





特許願 【書類名】 P007719 【整理番号】 【提出日】 平成16年 2月 6日 特許庁長官 殿 【あて先】 【発明者】 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究 【住所又は居所】 所内 荒井 康行 【氏名】 【発明者】 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究 【住所又は居所】 所内 舘村 【氏名】 祐子 【発明者】 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究 【住所又は居所】 所内 【氏名】 神野 洋平 【発明者】 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究 【住所又は居所】 所内 【氏名】 秋葉 麻衣 【特許出願人】 【識別番号】 000153878 株式会社半導体エネルギー研究所 【氏名又は名称】 【代表者】 山崎 舜平 【手数料の表示】 002543 【予納台帳番号】 21,000円 【納付金額】 【提出物件の目録】 特許請求の範囲 1 【物件名】

【物件名】

【物件名】

【物件名】

明細書 1 図面 1

要約書 1



【請求項1】

薄膜トランジスタを用いた集積回路と、アンテナと、第1の封止膜と、第2の封止膜と 、基板とを有し、

前記集積回路と前記アンテナは電気的に接続されており、

前記集積回路は、前記第1の封止膜と前記第2の封止膜との間に挟まれており、

前記第1の封止膜は、前記基板と前記集積回路との間に挟まれており、

前記第1の封止膜は、複数の第1の絶縁膜と、前記複数の第1の絶縁膜の間に挟まれた 単数または複数の第2の絶縁膜とを有し、

前記第2の封止膜は、複数の第3の絶縁膜と、前記複数の第3の絶縁膜の間に挟まれた 単数または複数の第4の絶縁膜とを有し、

前記第2の絶縁膜は前記第1の絶縁膜よりも応力が小さく、

前記第4の絶縁膜は前記第3の絶縁膜よりも応力が小さく、

前記第1の絶縁膜及び前記第3の絶縁膜は無機絶縁膜であることを特徴とする半導体装置。

【請求項2】

薄膜トランジスタを用いた集積回路と、アンテナと、第1の封止膜と、第2の封止膜と 、基板と、カバー材とを有し、

前記集積回路と前記アンテナは電気的に接続されており、

前記集積回路は、前記第1の封止膜と前記第2の封止膜との間に挟まれており、

前記第1の封止膜及び前記第2の封止膜は、前記基板と前記カバー材との間に挟まれており、

前記第1の封止膜は、複数の第1の絶縁膜と、前記複数の第1の絶縁膜の間に挟まれた 単数または複数の第2の絶縁膜とを有し、

前記第2の封止膜は、複数の第3の絶縁膜と、前記複数の第3の絶縁膜の間に挟まれた 単数または複数の第4の絶縁膜とを有し、

前記第2の絶縁膜は前記第1の絶縁膜よりも応力が小さく、

前記第4の絶縁膜は前記第3の絶縁膜よりも応力が小さく、

前記第1の絶縁膜及び前記第3の絶縁膜は無機絶縁膜であることを特徴とする半導体装置。

【請求項3】

薄膜トランジスタを用いた集積回路と、アンテナと、第1の封止膜と、第2の封止膜と 、基板と、カバー材とを有し、

前記集積回路と前記アンテナは電気的に接続されており、

前記集積回路及び前記アンテナは、前記第1の封止膜と前記第2の封止膜との間に挟まれており、

前記第1の封止膜及び前記第2の封止膜は、前記基板と前記カバー材との間に挟まれており、

前記第1の封止膜は、複数の第1の絶縁膜と、前記複数の第1の絶縁膜の間に挟まれた 単数または複数の第2の絶縁膜とを有し、

前記第2の封止膜は、複数の第3の絶縁膜と、前記複数の第3の絶縁膜の間に挟まれた 単数または複数の第4の絶縁膜とを有し、

前記第2の絶縁膜は前記第1の絶縁膜よりも応力が小さく、

前記第4の絶縁膜は前記第3の絶縁膜よりも応力が小さく、

前記第1の絶縁膜及び前記第3の絶縁膜は無機絶縁膜であることを特徴とする半導体装置。

【請求項4】

請求項2または請求項3において、

前記カバー材は可撓性を有することを特徴とする半導体装置。

【請求項5】

請求項1乃至請求項4のいずれか1項において、

前記アンテナと、前記薄膜トランジスタが有するゲート電極とは、1つの導電膜をパタ ーニングすることで形成されていることを特徴とする半導体装置。

【請求項6】

請求項1乃至請求項4のいずれか1項において、

前記アンテナと、前記薄膜トランジスタに接続された配線とは、1つの導電膜をパター ニングすることで形成されていることを特徴とする半導体装置。

【請求項7】

「薄膜トランジスタを用いた集積回路と、アンテナと、第1の封止膜と、第2の封止膜と、基板と、カバー材とを有し、

前記集積回路は、前記第1の封止膜と前記第2の封止膜との間に挟まれており、

前記第1の封止膜及び前記第2の封止膜は、前記基板と前記カバー材との間に挟まれており、

前記カバー材は、前記アンテナと前記第2の封止膜の間に挟まれており、

前記集積回路と前記アンテナは、前記カバー材及び前記第2の封止膜に形成されたコンタクトホールを介して、電気的に接続されており、

前記第1の封止膜は、複数の第1の絶縁膜と、前記複数の第1の絶縁膜の間に挟まれた 単数または複数の第2の絶縁膜とを有し、

前記第2の封止膜は、複数の第3の絶縁膜と、前記複数の第3の絶縁膜の間に挟まれた 単数または複数の第4の絶縁膜とを有し、

前記第2の絶縁膜は前記第1の絶縁膜よりも応力が小さく、

前記第4の絶縁膜は前記第3の絶縁膜よりも応力が小さく、

前記第1の絶縁膜及び前記第3の絶縁膜は無機絶縁膜であることを特徴とする半導体装置。

【請求項8】

請求項7において、

前記カバー材は可撓性を有することを特徴とする半導体装置。

【請求項9】

| 薄膜トランジスタを用いた集積回路と、第1の封止膜と、第2の封止膜と、基板とを有

前記集積回路は、前記第1の封止膜と前記第2の封止膜との間に挟まれており、

前記第1の封止膜は、前記基板と前記集積回路との間に挟まれており、

前記集積回路は接続端子を有し、

前記集積回路は、アンテナによって前記接続端子に入力された交流の信号から電源電圧を生成する整流回路と、前記交流の信号を復調して第1の信号を形成する復調回路と、前記第1の信号に従って演算処理を行ない、第2の信号を生成するマイクロプロセッサと、前記第2の信号を変調する変調回路と、前記変調された第2の信号に従って、前記アンテナにかかる負荷を変調するスイッチとを有し、

前記第1の封止膜は、複数の第1の絶縁膜と、前記複数の第1の絶縁膜の間に挟まれた 単数または複数の第2の絶縁膜とを有し、

前記第2の封止膜は、複数の第3の絶縁膜と、前記複数の第3の絶縁膜の間に挟まれた 単数または複数の第4の絶縁膜とを有し、

前記第2の絶縁膜は前記第1の絶縁膜よりも応力が小さく、

前記第4の絶縁膜は前記第3の絶縁膜よりも応力が小さく、

前記第1の絶縁膜及び前記第3の絶縁膜は無機絶縁膜であることを特徴とする半導体装置。

【請求項10】

請求項1乃至請求項9のいずれか1項において、

前記基板は可撓性を有することを特徴とする半導体装置。

【請求項11】

請求項1乃至請求項10のいずれか1項において、

前記第1の絶縁膜または前記第3の絶縁膜は、窒化珪素、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、窒化酸化アルミニウムまたは窒化酸化珪化アルミニウムを有することを特徴とする半導体装置。

【請求項12】

請求項1乃至請求項11のいずれか1項において、

前記第2絶縁膜または前記第3絶縁膜は、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテンまたはエポキシ樹脂を有することを特徴とする半導体装置。

【書類名】明細書

【発明の名称】半導体装置

【技術分野】

[0001]

本発明は、無線での通信が可能な半導体装置に関する。

【背景技術】

[00002]

無線で識別情報などのデータの送受信が可能なIDチップに代表される半導体装置は、 様々な分野において実用化が進められており、新しい形態の通信情報端末としてさらなる 市場の拡大が見込まれている。IDチップは、無線タグ、RFID(Radio frequency id entification) タグ、ICタグとも呼ばれており、アンテナと、半導体基板を用いて形成 された集積回路とを有しているタイプが現在実用化されつつある。

【発明の開示】

【発明が解決しようとする課題】

[0003]

IDチップの信頼性は、IDチップが有する集積回路に用いられている半導体素子の信 頼性に左右される。半導体素子の信頼性を高めることで、IDチップを使用できる環境の 条件を広げることができ、延いてはIDチップの用途の幅を広げることが可能になる。し かしIDチップを使用する環境によっては、Naなどのアルカリ金属やアルカリ土類金属 、または水分に半導体素子が汚染されやすい場合も想定される。半導体素子に用いられて いる半導体膜中に、アルカリ金属、アルカリ土類金属または水分が拡散すると、半導体素 子の特性が劣化するため、信頼性を高めることが難しい。

[0004]

また原理的にIDチップは、磁気カード、バーコードなどよりも小型化が可能であり、 よってその用途の幅をさらに拡大することが期待されている。ところがIDチップは、用 途によって紙、プラスチックなどの可撓性を有する素材(フレキシブルな素材)に取り付 けられることも想定されるが、半導体基板は上述した素材に比べると機械的強度が低い。 よって、フレキシブルな素材を支持体として用いている包装材、タグ、証書、紙幣及び有 価証券などにIDチップを形成すると、使用の過程においてIDチップが破損する恐れが あり、実用性に乏しい。

[0005]

なおIDチップ自体の面積を縮小化することで、機械的強度をある程度向上させること はできる。しかしこの場合、回路規模の確保が難しくなり、IDチップの用途が制限され るので好ましくない。従ってIDチップの回路規模の確保を重要視すると、やみくもにI Dチップの面積を縮小化することはできず、機械的強度の向上にも限界が生じる。

[0006]

さらに半導体基板を用いて形成されたIDチップの場合、半導体基板が導体として機能 し電波を遮蔽するので、送信されてくる電波の方向によっては信号が減衰しやすいという 問題もあった。

[0007]

上記問題に鑑み、本発明は、半導体素子の信頼性を高め、回路規模を抑えることなく機 械的強度を高めることができる、半導体装置の提供を課題とする。

【課題を解決するための手段】

[0008]

本発明の半導体装置は、絶縁分離された薄膜の半導体膜で形成されたTFT(薄膜トラ ンジスタ)を集積回路に用いる。そして該集積回路は、複数の絶縁膜が積層された膜(封 止膜とする)に挟まれている。

[0009]

封止膜は、Naなどのアルカリ金属やアルカリ土類金属、または水分などが、半導体素 子に用いられている半導体膜中に拡散するのを防ぐことができる、無機物からなる複数の 絶縁膜(バリア膜とする)と、該バリア膜よりも応力の小さい絶縁膜(応力緩和膜)とを 有する。応力緩和膜は単数であっても複数であっても良く、バリア膜の間に形成する。

[0010]

アルカリ金属、アルカリ土類金属または水分が半導体膜中に拡散するのを防ぐことがで きるバリア膜として、窒化珪素または窒化酸化珪素などに代表される無機絶縁膜を用いる ことができる。

$[0\ 0\ 1\ 1\]$

また集積回路は、基板上に形成されていても良いし、基板上に形成した後、別途用意さ れたフレキシブルな(可撓性を有する)基板に貼り合わされていても良い。そして本発明 のIDチップは、集積回路に加えアンテナを有した形態も取りうる。集積回路は、アンテ ナで発生した交流の電圧を用いて動作を行ない、またアンテナに印加する交流の電圧を変 調することで、リーダ/ライタへの信号の送信を行なうことができる。なおアンテナは、 集積回路と共に形成しても良いし、集積回路とは別個に形成し、後に電気的に接続するよ うにしても良い。

[0012]

集積回路の貼り合わせは、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金 属酸化膜を結晶化により脆弱化して集積回路を剥離し、貼り合わせる方法、耐熱性の高い 基板と集積回路の間に剥離層を設け、レーザ光の照射またはエッチングにより該剥離層を 除去することで基板と集積回路とを剥離し、貼り合わせる方法、集積回路が形成された耐 熱性の高い基板を機械的に削除または溶液やガスによるエッチングで除去することで集積 回路を基板から切り離し、貼り合わせる方法等、様々な方法を用いることができる。

[0013]

また、別途作製された集積回路どうしを貼り合わせることで、集積回路を積層し、回路 規模やメモリの容量を大きくするようにしても良い。集積回路は半導体基板で作製したI Dチップに比べて飛躍的に薄いので、複数の集積回路を積層させてもIDチップの機械的 強度をある程度維持することができる。積層した集積回路どうしの接続は、フリップチッ プ法、TAB(Tape Automated Bonding)法、ワイヤボンディング法などの、公知の接続方 法を用いることができる。

【発明の効果】

[0014]

バリア膜を用いることで、アルカリ金属、アルカリ土類金属または水分が半導体膜中に 拡散するのを防ぐことができ、半導体素子の信頼性を高めることができる。なお、これら のバリア膜に用いられる無機絶縁膜は、応力が比較的大きいため、例えば移動度がシフト するなど、無機絶縁膜を用いることで反って半導体素子の特性に悪影響が生じる場合も有 る。しかし本発明では、バリア膜の間に応力緩和膜を有する封止膜を用いることで、応力 緩和膜によりバリア膜の応力を緩和し、応力により半導体素子の特性に悪影響が生じるの を防ぐことができる。

[0015]

また、アルカリ金属、アルカリ土類金属または水分の半導体膜への拡散を防ぐために、 バリア膜の膜厚を単純に厚くするのではなく、本発明のようにバリア膜を複数設けること で、バリア膜1枚あたりの応力を抑え、バリア膜にクラックが発生するのを防止すること ができ、なおかつアルカリ金属、アルカリ土類金属または水分が半導体膜中に拡散するの をも防ぐことができる。

[0016]

特にIDチップの基板として、プラスチック基板や紙などのフレキシブルな基板を用い る場合、基板に応力が加えられる場合も想定される。しかし本発明では、バリア膜を複数 設けることで、バリア膜1枚あたりの応力を抑え、さらに応力緩和膜により該応力をある 程度緩和するこができる。よって、応力により、或いはアルカリ金属、アルカリ土類金属 または水分の半導体膜中への拡散により、半導体素子の特性に悪影響が出るのを防ぐこと ができる。

[0017]

また、プラスチック基板や紙などのフレキシブルな基板は、一般的にガラス基板や半導体基板などに比べて水分を透過しやすい傾向を有している。しかし本発明では、バリア膜を用いているので、上記フレキシブルな基板を用いても、水分が半導体膜に拡散するのを防ぐことができる。

[0018]

また、プラスチック基板や紙などのフレキシブルな基板は、一般的にガラス基板や半導体基板などに比べて耐熱性に劣っている。しかし本発明では、フレキシブルな基板の耐熱性を考慮して成膜温度を低くしたがために、バリア膜の膜質が低下するようなことがあっても、複数のバリア膜を積層することで、アルカリ金属、アルカリ土類金属または水分が半導体膜中に拡散するのを防ぐことができる。

[0019]

また本発明のIDチップは、絶縁分離されたTFTを用いて集積回路を形成するので、フレキシブルな基板を用いることが可能である。この場合、半導体基板を用いたIDチップほど面積を小さくせずとも、高い機械的強度を得ることができる。よって、回路規模を抑えなくともIDチップの機械的強度を高め、IDチップの用途範囲をより広げることができる。

[0020]

また本発明のIDチップでは、絶縁分離されたTFTを用いて集積回路を形成するので、半導体基板に形成されたトランジスタとは異なり、基板との間に寄生のダイオードが形成されにくい。従って、ソース領域またはドレイン領域与えられた交流の信号の電位によって、ドレイン領域に大量の電流が流れ込むことがなく、劣化または破壊が起こりにくい。また本発明のIDチップでは、半導体基板を用いて形成されたIDチップよりも電波が遮蔽されにくく、電波の遮蔽により信号が減衰するのを防ぐことができるというメリットを有している。

【発明を実施するための最良の形態】

[0021]

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。

[0022]

図1を用いて、本発明のIDチップの構成について説明する。図1 (A) に、本発明のIDチップの一形態を斜視図で示す。また図1 (B) に、図1 (A) のA - A' における断面図を示す。100は集積回路、101はアンテナに相当し、アンテナ101は集積回路100に電気的に接続されている。102は基板、103はカバー材に相当し、集積回路100は基板102とカバー材103の間に挟まれている。

[0023]

なお図1 (A) では、アンテナ101が、集積回路100と共に基板102とカバー材103の間に挟まれている様子を示しているが、本発明はこの構成に限定されない。例えば、カバー材103の基板102とは反対側にアンテナ101を形成しておき、カバー材103に開口部を形成し、該開口部を介して集積回路100とアンテナ101を電気的に接続するようにしても良い。

[0024]

次に、図1(B)の破線104で囲んだ、IDチップの断面の拡大図を、図1(C)に示す。TFT105は、集積回路100に用いられている半導体素子の1つに相当する。なお図1(C)では、集積回路100に用いられている半導体素子としてTFTを例示しているが、本発明はこの構成に限定されない。集積回路100に用いられる半導体素子はこれに限定されず、あらゆる回路素子を用いることができる。例えば、TFTの他に、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなどが代

表的に挙げられる。

[0025]

そしてTFT105は、封止膜106、107に挟まれている。具体的に図1(C)では、基板102とTFT105の間に封止膜106が、カバー材103とTFT105の間に封止膜107が、それぞれ設けられている。そして封止膜106は、基板102側から順に積層されたバリア膜106aと、応力緩和膜106bと、バリア膜106cとを有している。また封止膜107は、TFT105側から順に積層されたバリア膜107aと、応力緩和膜107bと、バリア膜107cとを有している。

[0026]

なお図1(C)では、封止膜106、107がそれぞれ1つの応力緩和膜106b、107bを有する例について示しているが、本発明はこの構成に限定されない。バリア膜が3つ以上である場合、応力緩和膜を複数設けるようにしても良い。

[0027]

バリア膜106a、106c、107a、107cには、Naxどのアルカリ金属やアルカリ土類金属、または水分などが、半導体素子に用いられている半導体膜中に拡散するのを防ぐことができる、無機物からなる複数の絶縁膜を用いる。例えば、窒化珪素、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、窒化アルミニウムまたは窒化酸化珪化アルミニウムなどを、バリア膜106a、106c、107a、107cとして用いることができる。

[0028]

また応力緩和膜106b、107bには、バリア膜106a、106c、107a、107c よりも応力の小さい絶縁膜を用いることができる。例えば、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテンまたはエポキシ樹脂などを、応力緩和膜106b、107bとして用いることができる。

[0029]

なお、図1ではカバー材103を用いてIDチップの機械的強度を高めている例を示しているが、本発明のIDチップは必ずしもカバー材103を用いる必要はない。例えば、封止膜107の表面に樹脂等を塗布することで、IDチップの機械的強度を高めるようにしても良い。

[0030]

また、基板102の耐熱温度が、集積回路100の作製工程における熱処理に耐えうる程度であれば、基板102上に集積回路100を直接形成しても良い。ただし、例えばプラスチック基板など耐熱性に劣る基板を用いる場合、耐熱性を有する基板上に集積回路を形成した後、別途用意されたプラスチックなどのフレキシブルな基板に該集積回路を貼り合わせても良い。この場合、予め耐熱性を有する基板上に、集積回路と共に封止膜を形成し、集積回路と封止膜とを一緒にフレキシブルな基板上に貼り合わせても良い。或いは、フレキシブルな基板上に予め封止膜を形成しておき、該封止膜上に集積回路を貼り合わせるようにしても良い。

[0031]

集積回路と封止膜とを一緒にフレキシブルな基板上に貼り合わせる場合、剥離、貼り合わせなどの一連の工程において、半導体素子が有する半導体膜に、アルカリ金属、アルカリ土類金属または水分などが拡散するのを防ぐことができる。また上記一連の工程において、何かのタイミングで、封止膜または集積回路に応力がかかり、封止膜に含まれる複数のバリア膜のいずれかにクラックが入っても、他のバリア膜でアルカリ金属、アルカリ土類金属または水分の拡散の防止をカバーすることができる。さらに上記一連の工程において、封止膜または集積回路に応力がかかっても、応力を緩和することで、半導体素子の特性が劣化するのを防ぐことができる。

[0032]

次に、本発明のIDチップの詳しい作製方法について説明する。なお本実施の形態では 、半導体素子として絶縁分離されたTFTを例示するが、集積回路に含まれる半導体素子



[0033]

まず図2(A)に示すように、スパッタ法を用いて耐熱性を有する基板(第1の基板)500上に剥離層501を形成する。第1の基板500として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板等、後の作製工程における処理温度に耐え得る基板を用いる。

[0034]

剥離層 501は、非晶質シリコン、多結晶シリコン、単結晶シリコン、微結晶シリコン(セミアモルファスシリコンを含む)等、シリコンを主成分とする層を用いることができる。剥離層 501は、スパッタ法、プラズマCVD法等を用いて形成することができる。本実施の形態では、膜厚 500 mm程度の非晶質シリコンをスパッタ法で形成し、剥離層 501として用いる。なお剥離層 501はシリコンに限定されず、エッチングにより選択的に除去できる材料で、剥離層 501を形成すれば良い。

[0035]

次に、剥離層501上に封止膜502を形成する。封止膜502は、少なくとも2以上のバリア膜と、該バリア膜の間に積層された1以上の応力緩和膜とを有していれば良い。

[0036]

例えば本実施の形態では、剥離層 501 上にバリア膜 502a、応力緩和膜 502b、バリア膜 502c が順に積層されている。そしてバリア膜 502a、502c は、例えば窒化珪素を用い、スパッタ法で形成する。応力緩和膜 502b には例えばポリイミドを用いる。

[0037]

バリア膜 502a、502c に用いる窒化珪素は、アルゴンを導入し、基板温度を150 ℃に保ち、スパッタ圧力 0. 4Pa 程度で成膜を行なう。そしてターゲットとして珪素を用い、アルゴンの他に窒素及び水素を導入して成膜を行なう。窒化酸化珪素の場合、アルゴンを導入し、基板温度を150 ℃に保ち、スパッタ圧力 0. 4Pa 程度で成膜を行なう。そしてターゲットとして珪素を用い、アルゴンの他に窒素、二酸化窒素及び水素を導入して成膜を行なう。なおターゲットとして酸化珪素を用いても良い。

[0038]

バリア膜 502a、502cの膜厚は50nm~ 3μ mの範囲であることが望ましい。本実施の形態では、窒化珪素を 1μ mの膜厚で形成した。なお、バリア膜の形成方法はスパッタのみに限定されず、実施者が適宜設定することができる。例えば、LPC V D 法、プラズマ C V D 法等を用いて形成しても良い。

[0039]

なおバリア膜 502a、502cは、窒化珪素の他、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、窒化酸化アルミニウムまたは窒化酸化珪化アルミニウム(A 1SiON)を用いることができる。窒化酸化珪化アルミニウムは熱伝導度が比較的高いので、バリア膜に用いることで、半導体素子で発生した熱を効率良く放熱することができる。

[0040]

また、応力緩和膜502bには、透光性を有する樹脂を用いることができる。代表的には、ポリイミドの他、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテンもしくはエポキシ樹脂等を用いることができる。なお、上述した以外の樹脂を用いることもできる。ここでは、熱重合するタイプのポリイミドを塗布後、焼成して応力緩和膜502bを形成する。

$[0\ 0\ 4\ 1]$

応力緩和膜 5 0 2 b の膜厚は、 2 0 0 n m \sim 2 μ m の範囲であることが望ましい。本実施の形態では、ポリイミドを 1 μ m の膜厚で形成した。

[0042]

なお、バリア膜 502a、応力緩和膜 502b、バリア膜 502cは、後に剥離層 501を除去する際に選択比のとれる材料を用いる必要がある。

[0 0 4 3]

封止膜502は、後に半導体素子を第2の基板上に接着剤で貼り合わせる際に、第2の 基板や接着剤中に含まれる、Naなどのアルカリ金属やアルカリ土類金属、水分が、半導 体素子に用いられている半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防 ぐために形成する。また封止膜502は、剥離層501をエッチングする際、エッチャン トから半導体素子を保護する役割も有する。

[0044]

次に、封止膜502上に半導体膜を形成する。半導体膜は、封止膜502を形成した後 、大気に曝さずに形成することが望ましい。半導体膜の膜厚は20~200nm(望まし くは40~170nm、好ましくは50~150nm)とする。なお半導体膜は、非晶質 半導体であっても良いし、セミアモルファス半導体であっても良いし、多結晶半導体であ っても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる 。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は 0. 01~4.5 atomic% 程度であることが好ましい。

[0045]

なお半導体膜は、公知の技術により結晶化しても良い。公知の結晶化方法としては、レ ーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を 用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板50 0として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化 方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法と、950℃ 程度の高温アニールを組み合わせた結晶法を用いても良い。

[0046]

例えばレーザ結晶化を用いる場合、レーザ結晶化の前に、レーザに対する半導体膜の耐 性を高めるために、500℃、1時間の熱アニールを該半導体膜に対して行なう。そして 連続発振が可能な固体レーザを用い、基本波の第2高調波~第4高調波のレーザ光を照射 することで、大粒径の結晶を得ることができる。例えば、代表的には、N d:Y V O4レー ザ(基本波1064 nm)の第2高調波(532 nm)や第3高調波(355 nm)を用 いるのが望ましい。具体的には、連続発振のYVO4レーザから射出されたレーザ光を非 線形光学素子により高調波に変換し、出力10Wのレーザ光を得る。そして、好ましくは 光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜に照射す る。このときのエネルギー密度は 0 . 0 1 \sim 1 0 0 MW/c m^2 程度(好ましくは 0 . 1~10MW/cm²) が必要である。そして、走査速度を10~2000cm/sec程 度とし、照射する。


[0047]

また、パルス発振のレーザ光の発振周波数を10MHz以上とし、通常用いられている 数十Hz~数百Hzの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっ ても良い。パルス発振でレーザ光を半導体膜に照射してから半導体膜が完全に固化するま での時間は数十nsec~数百nsecと言われている。よって上記周波数帯を用いるこ とで、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光 を照射できる。したがって、半導体膜中において固液界面を連続的に移動させることがで きるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜が形成される。 具体的には、含まれる結晶粒の走査方向における幅が10~30μm、走査方向に対して 垂直な方向における幅が $1\sim5$ μ m程度の結晶粒の集合を形成することができる。該走査 方向に沿って長く延びた単結晶の結晶粒を形成することで、少なくともTFTのチャネル 方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。

[0048]

なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを 並行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調 波のレーザ光とを並行して照射するようにしても良い。

[0049]



[0050]

上述した半導体膜へのレーザ光の照射により、結晶性がより高められた半導体膜が形成される。なお、予め多結晶半導体を、スパッタ法、プラズマCVD法、熱CVD法などで形成するようにしても良い。

[0051]

また本実施の形態では半導体膜を結晶化しているが、結晶化せずに非晶質珪素膜または 微結晶半導体膜のまま、後述のプロセスに進んでも良い。非晶質半導体、微結晶半導体を 用いたTFTは、多結晶半導体を用いたTFTよりも作製工程が少ない分、コストを抑え、歩留まりを高くすることができるというメリットを有している。

[0052]

非晶質半導体は、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、 SiH_4 、 Si_2H_6 が挙げられる。この珪化物気体を、水素、水素とヘリウムで希釈して用いても良い。

[0053]

なおセミアモルファス半導体とは、非晶質半導体と結晶構造を有する半導体(単結晶、多結晶を含む)の中間的な構造の半導体を含む膜である。このセミアモルファス半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を $0.5\sim20\,\mathrm{nm}$ として非単結晶半導体中に分散させて存在せしめることが可能である。セミアモルファス半導体は、そのラマンスペクトルが $520\,\mathrm{cm}^{-1}$ よりも低波数側にシフトしており、またX線回折ではSi 結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。また、未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。ここでは便宜上、このような半導体をセミアモルファス半導体(SAS)と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体が得られる。

[0054]

またSASは珪化物気体をグロー放電分解することにより得ることができる。代表的な 珪化物気体としては、SiH4であり、その他にもSi₂H6、SiH₂Cl₂、SiHCl₃、SiCl₄、SiF₄などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪化物気体を希釈して用いることで、SASの形成を容易なものとすることができる。 希釈率は 2 倍~1000倍の範囲で珪化物気体を希釈することが好ましい。またさらに、 珪化物気体中に、CH₄、C₂H₆などの炭化物気体、GeH₄、GeF₄などのゲルマニウム化気体、F₂などを混入させて、エネルギーバンド幅を1.5~2.4 eV、若しくは 0.9~1.1 eVに調節しても良い。

[0055]

例えば、 SiH_4 に H_2 を添加したガスを用いる場合、或いは SiH_4 に F_2 を添加したガスを用いる場合、形成したセミアモルファス半導体を用いてTFTを作製すると、該TFTのサブスレッショルド係数(S値)を $0.35V/sec以下、代表的には<math>0.25\sim0.09V/secとし$ 、移動度を $10cm^2/Vsecと$ することができる。そして上記セミアモルファス半導体を用いたTFTで、例えばリングオシレータを形成した場合、駆動電圧 $3\sim5V$ 程度で、10MHz以上で動作させることができる。そして、各段あたりの周波数特性を、駆動電圧 $3\sim5V$ 程度で、100kHz以上、好ましくは1MHz以上とすることができる。

[0056]

次に、図2 (A) に示すように半導体膜をパターニングし、島状の半導体膜503を形 出証特2005-3018193 成する。そして図2(B)に示すように、該島状の半導体膜503を用いて、TFTに代 表される各種の半導体素子を形成する。なお図2 (B) では、封止膜502と島状の半導 体膜503とが接しているが、半導体素子によっては、封止膜502と島状の半導体膜5 03との間に、電極や絶縁膜等が形成されていても良い。例えば半導体素子の1つである ボトムゲート型のTFTの場合、封止膜502と島状の半導体膜503との間に、ゲート 電極とゲート絶縁膜が形成される。

[0057]

図2 (B) では、島状の半導体膜503を用いてトップゲート型のTFT504を形成 する。具体的には、島状の半導体膜503を覆うようにゲート絶縁膜507を形成し、ゲ ート絶縁膜507上に導電膜を形成し、パターニングすることで、ゲート電極508を形 成する。そして、ゲート電極508や、あるいはレジストを形成しパターニングしたもの をマスクとして用い、島状の半導体膜503にn型を付与する不純物を添加し、ソース領 域、ドレイン領域、さらにはLDD領域等を形成する。なおここではTFT504をn型 とするが、p型のTFTの場合は、p型の導電性を付与する不純物を添加する。上記一連 の工程によってTFT504を形成することができる。

[0058]

なお、ゲート絶縁膜507を形成した後、3~100%の水素を含む雰囲気中で、30 0~450℃で1~12時間の熱処理を行ない、島状の半導体膜503を水素化する工程 を行なっても良い。また、水素化の他の手段として、プラズマ水素化(プラズマにより励 起された水素を用いる)を行っても良い。この水素化の工程により、熱的に励起された水 素によりダングリングボンドを終端することができる。また、後の工程において可撓性を 有する第2の基板上に半導体素子を貼り合わせた後、第2の基板を曲げることにより半導 体膜中に欠陥が形成されたとしても、水素化により半導体膜中の水素の濃度を、1×10 19 \sim 1×1 0^{22} a t om s / c m^3 好ましくは 1×1 0^{19} \sim 5×1 0^{20} a t om s / c m^3 とすることで、半導体膜に含まれている水素によって該欠陥を終端させることができる。 また該欠陥を終端させるために、半導体膜中にハロゲンを含ませておいても良い。

[0059]

なおTFTの作製方法は上述した構成に限定されない。

[0060]

次にTFT504を覆って、パッシベーション膜505を形成する。パッシベーション 膜505は、アルカリ金属やアルカリ土類金属のTFT504への侵入を防ぐことができ る、窒化珪素膜または窒化酸化珪素膜を用いるのが望ましい。上記構成により、TFT5 04が封止膜502とパッシベーション膜505とで覆われるため、Naなどのアルカリ 金属やアルカリ土類金属が、半導体素子に用いられている半導体膜中に拡散し、半導体素 子の特性に悪影響を及ぼすのをより防ぐことができる。

[0061]


次にパッシベーション膜505を覆って、第1の層間絶縁膜510を形成する。そして 、ゲート絶縁膜507、パッシベーション膜505及び第1の層間絶縁膜510にコンタ クトホールを形成した後、コンタクトホールを介してTFT504と接続する配線513 、514を、第1の層間絶縁膜510に接するように形成する。

[0062]

次に図2 (C) に示すように、第1の層間絶縁膜510上に第2の層間絶縁膜515を 形成する。第2の層間絶縁膜515は、配線514が一部露出する様な位置に開口部を有 するように形成する。なお、第1の層間絶縁膜510、第2の層間絶縁膜515として、 有機樹脂膜、無機絶縁膜、シロキサン系材料を出発材料として形成されたSi-O-Si 結合を含む絶縁膜(以下、シロキサン系絶縁膜と呼ぶ)等を用いることができる。シロキ サン系絶縁膜は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち 少なくとも1種を有していても良い。

[0063]

次に図2 (D) に示すように、第2の層間絶縁膜515上にアンテナ519を形成する 出証特2005-3018193



[0064]

アンテナ5¹9は印刷法、フォトリソグラフィ法、蒸着法または液滴吐出法などを用いて形成することができる。本実施の形態では、アンテナ5¹9が単層の導電膜で形成されているが、複数の導電膜が積層されたアンテナ5¹9を形成することも可能である。

[0065]

なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。また印刷法にはスクリーン印刷法、オフセット印刷法などが含まれる。印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、アンテナ519を形成することが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、IDチップの作製に費やされるコストを抑えることができる。

[0066]

液滴吐出法または各種印刷法を用いる場合、例えば、CuをAgでコートした導電粒子なども用いることが可能である。なお液滴吐出法を用いてアンテナ519を形成する場合、該アンテナ519の密着性が高まるような処理を、第2の層間絶縁膜515の表面に施すことが望ましい。


[0067]

[0068]

第2の層間絶縁膜515に付着させる金属または金属化合物が導電性を有する場合、アンテナの正常な動作が妨げられないように、そのシート抵抗を制御する。具体的には、導電性を有する金属または金属化合物の平均の厚さを、例えば1~10 nmとなるように制御したり、該金属または金属化合物を酸化により部分的に、または全体的に絶縁化したりすれば良い。或いは、密着性を高めたい領域以外は、付着した金属または金属化合物をエッチングにより選択的に除去しても良い。また金属または金属化合物を、予め基板の全面に付着させるのではなく、液滴吐出法、印刷法、ゾルーゲル法などを用いて特定の領域にのみ選択的に付着させても良い。なお金属または金属化合物は、第2の層間絶縁膜515の表面において完全に連続した膜状である必要はなく、ある程度分散した状態であっても良い。

[0069]

そしてアンテナ519を形成した後、アンテナ519を覆うように、第2の層間絶縁膜515上に保護層521を形成する。保護層521は、後に剥離層501をエッチングにより除去する際に、アンテナ519を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を全面に塗布



[0070]

本実施の形態では、スピンコート法で水溶性樹脂(東亜合成製:VL-WSHL10)を膜厚 30μ mとなるように塗布し、仮硬化させるために 2 分間の露光を行ったあと、UV光を裏面から 2.5 分、表面から 10 分、合計 12.5 分の露光を行って本硬化させて、保護層 521 を形成する。なお、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗布または焼成時に一部溶解したり、密着性が高くなりすぎたりする恐れがある。従って、第 2 の層間絶縁膜 515 と保護層 521 を共に同じ溶媒に可溶な有機樹脂を用いる場合、後の工程において保護層 521 の除去がスムーズに行なわれるように、第 2 の層間絶縁膜 515 を覆うように、無機絶縁膜(SiNx 膜、SiNx O y 膜、A1Nx 膜、または A1Nx O y 膜)を形成しておくことが好ましい。

[0071]

次に図3(A)に示すように、IDチップどうしを分離するために溝522を形成する。溝522は、剥離層501が露出する程度であれば良い。溝522の形成は、ダイシング、スクライビングなどを用いることができる。なお、第1の基板500上に形成されているIDチップを分離する必要がない場合、必ずしも溝522を形成する必要はない。

[0072]

次に図3(B)に示すように、剥離層 501をエッチングにより除去する。本実施の形態では、エッチングガスとしてハロゲン化フッ素を用い、該ガスを溝522から導入する。本実施の形態では、例えば $C1F_3$ (三フッ化塩素)を用い、温度:350 $\mathbb C$ 、流量:300 s c c m、気圧:6 T o r r 、時間:3 h の条件で行なう。また、 $C1F_3$ ガスに窒素を混ぜたガスを用いても良い。 $C1F_3$ 等のハロゲン化フッ素を用いることで、剥離層 501 が選択的にエッチングされ、第1 の基板 500 を1 F 1 F 1 O 1 から剥離することができる。なおハロゲン化フッ素は、気体であっても液体であってもどちらでも良い。

[0073]

次に図3 (C) に示すように、剥離されたTFT504及びアンテナ519を、接着剤530を用いて第2の基板531に貼り合わせる。接着剤530は、第2の基板531と對止膜502とを貼り合わせることができる材料を用いる。接着剤530は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。

[0074]

第2の基板531として、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。または第2の基板531として、フレキシブル無機材料を用いていても良い。プラスチック基板は、極性基のついたポリノルボルネンからなるARTON(JSR製)を用いることができる。また、ポリエチレンテレフタレート(PET)に代表されるポリエステル、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ナイロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。第2の基板531は集積回路において発生した熱を拡散させるために、2~30 W/m K程度の高い熱伝導率を有する方が望ましい。

[0075]

次に図4(A)に示すように、保護層 521を除去した後、アンテナ519を覆うように接着剤 532を第2の層間絶縁膜 515上に塗布し、カバー材 533 を貼り合わせる。カバー材 533 は第2の基板 531と同様に、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。接着剤 532 の厚さは、例えば $10~200~\mu$ mとすれば良い。

[0076]

カバー材 5 3 3 の表面に、予め封止膜 5 4 0 を形成しておく。本実施の形態では、封止 出証特 2 0 0 5 - 3 0 1 8 1 9 3 膜 540は、カバー材 533側から順に積層された、バリア膜 540a、応力緩和膜 540b、バリア膜 540cを有している。バリア膜 540a、応力緩和膜 540b、バリア膜 540cの構成及び作製方法については、封止膜 502についての記述を参照することができるので、ここでは説明を省略する。カバー材 533は、封止膜 540が、カバー材 533とTFT 504の間に挟まれるように、第2の層間絶縁膜 515に貼り合わせる。

【0077】 また接着剤532は、カバー材533と第2の層間絶縁膜515及びアンテナ519と を貼り合わせることができる材料を用いる。接着剤532は、例えば反応硬化型接着剤、 熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化 型接着剤を用いることができる。

[0078]

[0079]

なお集積回路を、第2の基板531とカバー材533の間のより中央に位置させることで、IDチップの機械的強度を高めることができる。具体的には、第2の基板531とカバー材533の間の距離をdとすると、第2の基板531と、集積回路の厚さ方向における中心との距離が、以下の数1を満たすように、接着剤530、接着剤532の厚さを制御することが望ましい。

[0080]

【数1】

$$\frac{1}{2}d - 30\mu m < x < \frac{1}{2}d + 30\mu m$$

[0081]

また好ましくは、以下の数2を満たすように、接着剤530、接着剤532の厚さを制御する。

[0082]

【数2】


$$\frac{1}{2}d - 10\mu m < x < \frac{1}{2}d + 10\mu m$$

[0083]

なおIDチップに用いられる半導体膜や絶縁膜等に、シリアルナンバーを刻印しておけば、例えばROMにデータを記憶させる前のIDチップが、盗難等により第三者に不正に渡ったとしても、シリアルナンバーからその流通のルートをある程度割り出すことが可能である。この場合、復元不可能な程度に半導体装置を分解しないと消せないような位置に、シリアルナンバーを刻印しておくとより効果的である。

[0084]

なお図4 (A) では、カバー材533を用いる例を示しているが、本発明はこの構成に限定されない。例えば図3 (C) に示した工程まで終了したら、保護層521を除去せずに、図4 (B) に示すように、保護層521を覆うように封止膜541を形成しても良い。封止膜541は、保護層521側から順に積層されたバリア膜541a、応力緩和膜5



[0085]

なお集積回路を第1の基板500から剥離する方法は、本実施の形態で示したように珪素膜のエッチングを用いる方法に限定されず、他の様々な方法を用いることができる。例えば、耐熱性の高い基板と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離することができる。また例えば、剥離層をレーザ光の照射により破壊し、集積回路を基板から剥離することもできる。また例えば、集積回路が形成された基板を機械的に削除または溶液やガスによるエッチングで除去することで、集積回路を基板から剥離することもできる。

[0086]

また I D チップの可撓性を確保するために、封止膜 5 0 2 に接する接着剤 5 3 0 に有機 樹脂を用いる場合、封止膜 5 0 2 が有するバリア膜 5 0 2 a 、 5 0 2 c として窒化珪素膜 または窒化酸化珪素膜を用いることで、有機樹脂から N a などのアルカリ金属やアルカリ 土類金属が半導体膜中に拡散するのを防ぐことができる。

[0087]

また対象物の表面が曲面を有しており、それにより該曲面貼り合わされた I D チップの第2の基板が、錐面、柱面など母線の移動によって描かれる曲面を有するように曲がってしまう場合、該母線の方向と T F T のキャリアが移動する方向とを揃えておくことが望ましい。上記構成により、第2の基板が曲がっても、それによって T F T の特性に影響が出るのを抑えることができる。また、島状の半導体膜が集積回路内において占める面積の割合を、 $1\sim30\%$ とすることで、第2の基板が曲がっても、それによって T F T の特性に影響が出るのをより抑えることができる。

[0088]

なお本実施の形態では、アンテナを集積回路と同じ基板上に形成している例について説明したが、本発明はこの構成に限定されない。別の基板上に形成したアンテナと集積回路とを、後に貼り合わせることで、電気的に接続するようにしても良い。

[0089]

また本実施の形態では、封止膜502と集積回路とを共に剥離して基板に貼り合わせる例を示したが、本発明はこの構成に限定されない。集積回路を貼り合わせる基板に、予め封止膜を形成しておいても良い。ただしこの場合、剥離層と半導体素子との間に、アルカリ金属やアルカリ土類金属が、半導体素子に用いられている半導体膜中に拡散するのを防ぎ、剥離する工程において半導体素子を保護するための絶縁膜(下地膜)を形成しておく

[0090]

図14に、集積回路を貼り合わせる基板に予め封止膜を形成しておく場合の、IDチップの一形態を、断面図で示す。図14に示すように、基板560に予め封止膜561を形成しておく場合、集積回路が有するTFT562と封止膜561との間に、接着剤563を設け、TFT562と封止膜561とを貼り合わせる。そして接着剤563に含まれるアルカリ金属やアルカリ土類金属が、半導体素子に用いられている半導体膜中に拡散するのを防ぎ、剥離する工程においてTFT562を保護するための下地膜564を、TFT562と接着剤563の間に形成しておく。下地膜564は、Naなどのアルカリ金属やアルカリ金属、または水分などが、半導体素子に用いられている半導体膜中に拡散するのを防ぐことができる、無機絶縁膜を用いる。例えば、窒化珪素、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、窒化酸化アルミニウムまたは窒化酸化珪化アルミニウムなどを、下地膜564として用いることができる。なお下地膜564は単数の絶縁膜を用いていても、複数の絶縁膜を用いていても良い。ただし下地膜564に複数の絶縁膜を用いる場合、該複数の絶縁膜のうちのいずれか1つが、上述した無機絶縁膜であれば良い

[0091]

或いは、集積回路を貼り合わせる基板に、予め封止膜を形成しておくことに加え、剥離 層と半導体素子との間にも別の封止膜を形成しておいても良い。

[0092]

さらに本実施の形態では、耐熱性の高い基板と集積回路の間に剥離層を設け、エッチン グにより該剥離層を除去することで基板と集積回路とを剥離する方法について示したが、 本発明のIDチップの作製方法は、この構成に限定されない。例えば、耐熱性の高い基板 と集積回路の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を 剥離しても良い。或いは、耐熱性の高い基板と集積回路の間に、水素を含む非晶質半導体 膜を用いた剥離層を設け、レーザ光の照射により該剥離層を除去することで基板と集積回 路とを剥離しても良い。或いは、集積回路が形成された耐熱性の高い基板を機械的に削除 または溶液やガスによるエッチングで除去することで集積回路を基板から切り離しても良 ofV

[0093]

なお一般的にIDチップで用いられている電波の周波数は、13.56MHz、2.4 5 G H z が多く、該周波数の電波を検波できるように I Dチップを形成することが、汎用 性を高める上で非常に重要である。

[0094]

また本実施の形態のIDチップでは、半導体基板を用いて形成されたIDチップよりも 電波が遮蔽されにくく、電波の遮蔽により信号が減衰するのを防ぐことができるというメ リットを有している。よって、半導体基板を用いずに済むので、IDチップのコストを大 幅に低くすることができる。例えば、直径12インチのシリコン基板を用いた場合と、7 $3.0 \times 9.2.0 \, \text{mm}^2$ のガラス基板を用いた場合とを比較する。前者のシリコン基板の面積 は約73000mm²であるが、後者のガラス基板の面積は約67200mm²であり、 ガラス基板はシリコン基板の約9.2倍に相当する。後者のガラス基板の面積は約672 $0~0~0~\mathrm{mm}^2$ では、基板の分断により消費される面積を無視すると、 $1~\mathrm{mm}$ 四方の $1~\mathrm{D}$ チ ップが約672000個形成できる計算になり、該個数はシリコン基板の約9.2倍の数 に相当する。そしてIDチップの量産化を行なうための設備投資は、730×920mm 2のガラス基板を用いた場合の方が直径12インチのシリコン基板を用いた場合よりも工 程数が少なくて済むため、額を3分の1で済ませることができる。さらに本発明では、集 積回路を剥離した後、ガラス基板を再び利用できる。よって、破損したガラス基板を補填 したり、ガラス基板の表面を清浄化したりする費用を踏まえても、シリコン基板を用いる 場合より大幅にコストを抑えることができる。またガラス基板を再利用せずに廃棄してい ったとしても、730×920mm²のガラス基板の値段は、直径12インチのシリコン 基板の半分程度で済むので、IDチップのコストを大幅に低くすることができることがわ かる。

[0095]

従って、 $730 \times 920 \text{ mm}^2$ のガラス基板を用いた場合、直径12インチのシリコン 基板を用いた場合よりも、IDチップの値段を約30分の1程度に抑えることができるこ とがわかる。IDチップは、使い捨てを前提とした用途も期待されているので、コストを 大幅に低くすることができる本発明のIDチップは上記用途に非常に有用である。


【実施例1】

[0096]

本実施例では、図2~図4とは異なり、別の基板上に形成したアンテナと集積回路とを 電気的に接続する、IDチップの作製方法について説明する。

[0097]

まず図2 (C) に示すように、開口部を有する第2の層間絶縁膜515を形成した後、 図5 (A) に示すように、配線514に接続された配線550を、第2の層間絶縁膜51 5に接するように形成する。そして配線550を覆うように、第2の層間絶縁膜515上 に保護層 5 5 1 を形成する。保護層 5 5 1 の構成及び作製方法については、図 2 (D) に



[0098]

次に、IDチップどうしを分離するために溝552を形成した後、図5(B)に示すように、剥離層501をエッチングにより除去する。溝552の作製方法及び剥離層501のエッチングの具体的な方法については、図3(A)、図3(B)を用いて既に示してあるので、ここでは説明を省略する。

[0099]

そして図5 (C) に示すように、剥離されたTFT504を、接着剤553を用いて第2の基板554に貼り合わせる。接着剤553は、第2の基板554と封止膜502とを貼り合わせることができる材料を用いる。接着剤553は、例えば反応硬化型接着剤、熱硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。

[0100]

そして、保護層 5 5 1 を除去した後、配線 5 5 0 を覆うように接着剤 5 5 8 を第 2 の層間絶縁膜 5 1 5 上に塗布し、カバー材 5 5 5 を貼り合わせる。カバー材 5 5 5 は第 2 の基板 5 5 4 と同様に、フレキシブルな紙またはプラスチックなどの有機材料を用いることができる。

[0101]

[0102]

アンテナ557は、カバー材555の封止膜556とは反対側に形成されており、その一部が、カバー材555及び封止膜556に形成されたコンタクトホールを介して、配線550側に露出している。そして接着剤558に異方導電性樹脂を用い、アンテナ557と配線550とを電気的に接続する。

[0103]

異方導電性樹脂は、樹脂中に導電材料を分散させた材料である。樹脂として、例えばエポキシ系、ウレタン系、アクリル系などの熱硬化性を有するもの、ポリエチレン系、ポリプロピレン系などの熱可塑性を有するもの、シロキサン系材料などを用いることができる。また導電材料として、例えばポリスチレン、エポキシなどのプラスチック製の粒子にNi、Auなどをめっきしたもの、Ni、Au、Ag、はんだなどの金属粒子、粒子状または繊維状のカーボン、繊維状のNiにAuをめっきしたものなどを用いることができる。導電材料のサイズは、アンテナ557と配線550のピッチに合わせて決めることが望ましい。

[0104]


またアンテナ557と配線550との間において、異方導電性樹脂に超音波を加えながら圧着させても良いし、紫外線の照射で硬化させながら圧着させても良い。

$[0\ 1\ 0\ 5]$

なお本実施例では、異方導電性樹脂を用いた接着剤558でアンテナ557と配線550とを電気的に接続する例を示しているが、本発明はこの構成に限定されない。接着剤558の代わりに、異方導電性フィルムを用い、該異方導電性フィルムを圧着することで、アンテナ557と配線550とを電気的に接続しても良い。

[0106]

また本実施例では、封止膜502と集積回路とを共に剥離して基板に貼り合わせる例を示したが、本発明はこの構成に限定されない。集積回路を貼り合わせる基板に、予め封止



$[0\ 1\ 0\ 7\]$

さらに本実施例では、耐熱性の高い基板と集積回路の間に剥離層を設け、エッチングに より該剥離層を除去することで基板と集積回路とを剥離する方法について示したが、本発 明の作製方法はこの構成に限定されない。例えば、耐熱性の高い基板と集積回路の間に金 属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して集積回路を剥離しても良い。或 いは、耐熱性の高い基板と集積回路の間に、水素を含む非晶質半導体膜を用いた剥離層を 設け、レーザ光の照射により該剥離層を除去することで基板と集積回路とを剥離しても良 い。或いは、集積回路が形成された耐熱性の高い基板を機械的に削除または溶液やガスに よるエッチングで除去することで集積回路を基板から切り離しても良い。

[0108]

なお本実施例では、集積回路を剥離して、可撓性を有する基板に貼り合わせる例につい て説明したが、本発明はこの構成に限定されない。例えばガラス基板のように、集積回路 の作製工程における熱処理に耐えうるような、耐熱温度を有している基板を用いる場合、 必ずしも集積回路を剥離する必要はない。図15に、ガラス基板を用いて形成された、I Dチップの一形態を、断面図で示す。

[0109]

図15に示すIDチップでは、基板560としてガラス基板を用いており、集積回路に 用いられるTFT561と基板560との間に、接着剤を間に挟まずに、封止膜562が 接するように形成されている。上記構成により、接着剤に含まれているNaなどのアルカ リ金属やアルカリ土類金属、または水分などが、半導体素子に用いられている半導体膜中 に拡散する恐れがなくなる。

【実施例2】

[0110]

本実施例では、1つの導電膜をパターニングすることで、TFTに接続されている配線 と、アンテナとを共に形成する場合の、IDチップの構成について説明する。図6(A) に、本実施例のIDチップの断面図を示す。

[0111]

図 6 (A) において、601はTFTに相当する。TFT601は、半導体膜602と 、半導体膜602を覆っているゲート絶縁膜603と、ゲート絶縁膜603を間に挟んで 半導体膜602と重なっているゲート電極604とを有している。またTFT601は、 パッシベーション膜605及び第1の層間絶縁膜606に覆われている。そして第1の層 間絶縁膜606に上に形成された配線607は、ゲート絶縁膜603、パッシベーション 膜605及び第1の層間絶縁膜606に形成されたコンタクトホールを介して、半導体膜 602に接続されている。

[0112]

また第1の層間絶縁膜606上には、アンテナ608が形成されている。配線607と アンテナ608は、第1の層間絶縁膜606上に導電膜を形成し、該導電膜をパターニン グすることで形成することができる。アンテナ608を配線607と共に形成することで 、IDチップの作製工程数を抑えることができる。

【実施例3】

[0113]

本実施例では、1つの導電膜をパターニングすることで、TFTのゲート電極と、アン テナとを共に形成する場合の、IDチップの構成について説明する。図6 (B) に、本実 施例のIDチップの断面図を示す。

[0114]

図6 (B) において、611はTFTに相当する。TFT611は、半導体膜612と、半導体膜612を覆っているゲート絶縁膜613と、ゲート絶縁膜613を間に挟んで半導体膜612と重なっているゲート電極614とを有している。またゲート絶縁膜613上には、アンテナ618が形成されている。ゲート電極614とアンテナ618は、ゲート絶縁膜613上に導電膜を形成し、該導電膜をパターニングすることで形成することができる。アンテナ618をゲート電極614と共に形成することで、IDチップの作製工程数を抑えることができる。

【実施例4】

[0115]

本実施例では、大型の基板を用いて、複数のIDチップを作製する方法について説明する。

[0116]

まず、耐熱性を有する基板上に集積回路701及びアンテナ702を形成した後、剥離し、図7(A)に示すように、別途用意した基板703上に、接着剤704を用いて貼り合わせる。なお図7(A)では、集積回路701及びアンテナ702を一組づつ基板703上に貼り合わせている様子を示しているが、本発明はこの構成に限定されない。集積回路701及びアンテナ702の組を、互いに繋がった状態で剥離し、一度に基板703上に貼り合わせるようにしても良い。

[0117]

次に図7(B)に示すように、間に集積回路701及びアンテナ702を挟むように、基板703にカバー材705を貼り合わせる。このとき、集積回路701及びアンテナ702を覆うように、基板703上に接着剤706を塗布しておく。カバー材705を基板703に貼り合わせることで、図7(C)に示す状態が得られる。なお、図7(C)では、集積回路701及びアンテナ702の位置を明確にするために、カバー材705を通して透けて見えるように、集積回路701及びアンテナ702を図示している。

[0118]

次に図7(D)に示すように、ダイシングまたはスクライブにより、集積回路701及びアンテナ702を互いに分離することで、IDチップ707を完成させる。

[0119]

なお本実施例では、アンテナ702を集積回路701と共に剥離する例を示しているが、本実施例はこの構成に限定されない。予め基板703上にアンテナを形成しておき、集積回路701を貼り合わせる際に、集積回路701とアンテナを電気的に接続しても良い。或いは、集積回路701を基板703に貼り合わせた後、集積回路701に電気的に接続するようにアンテナを貼り合わせても良い。或いは、予めカバー材705上に703上にアンテナを形成しておき、カバー材705を基板703に貼り合わせる際に、集積回路701とアンテナを電気的に接続しても良い。

[0120]

なお、基板703とカバー材705とがフレキシブルである場合、図8に示すように、 応力を加えた状態でIDチップ707を使用することも可能である。本発明では、応力緩 和膜によりIDチップ707に加えられる応力をある程度緩和するこができる。またバリ ア膜を複数設けることで、バリア膜1枚あたりの応力を抑えることができるので、応力に より、或いはアルカリ金属、アルカリ土類金属または水分の半導体膜中への拡散により、 半導体素子の特性に悪影響が出るのを防ぐことができる。

[0121]

なお、ガラス基板を用いたIDチップをIDGチップ(Identification Glass Chip)、フレキシブルな基板を用いたIDチップをIDFチップ(Identification Flexible Chip)と呼ぶことができる。

【実施例5】

[0122]

本実施例では、図9を用いて、本発明のIDチップの、機能的な構成の一形態について

説明する。

[0123]

図9において、900はアンテナ、901は集積回路に相当する。アンテナ900は、アンテナコイル902と、アンテナコイル902内で形成される容量素子903とを有する。また、集積回路901は、復調回路909、変調回路904、整流回路905、マイクロプロセッサ906、メモリ907、負荷変調をアンテナ900に与えるためのスイッチ908とを有している。なおメモリ907は1つに限定されず、複数であっても良く、SRAM、フラッシュメモリ、ROMまたはFRAM(登録商標)などを用いることができる。

[0124]

リーダ/ライタから電波として送られてきた信号は、アンテナコイル902において電磁誘導により交流の電気信号に変換される。復調回路909では該交流の電気信号を復調し、後段のマイクロプロセッサ906に送信する。また整流回路905では、交流の電気信号を用いて電源電圧を生成し、後段のマイクロプロセッサ906に供給する。

[0125]

マイクロプロセッサ906では、入力された信号に従って各種演算処理を行なう。メモリ907にはマイクロプロセッサ906において用いられるプログラム、データなどが記憶されている他、演算処理時の作業エリアとしても用いることができる。そしてマイクロプロセッサ906から変調回路904に送られた信号は、交流の電気信号に変調される。スイッチ908は、変調回路904からの交流の電気信号に従って、アンテナコイル902に負荷変調を加えることができる。リーダ/ライタは、アンテナコイル902に加えられた負荷変調を電波で受け取ることで、結果的にマイクロプロセッサ906からの信号を読み取ることができる。

[0126]

なお本発明のIDチップは、必ずしもアンテナ900を有している必要はない。アンテナ900を有さない場合、IDチップに、アンテナ900との電気的な接続を行なうための接続端子を設けるようにする。

[0127]

なお、図9に示すIDチップは、本発明の検査装置において、検査対象として用いられるIDチップの一形態を示したのに過ぎず、本発明は上記構成に限定されない。信号の伝送方式は、図9に示したような電磁結合方式に限定されず、電磁誘導方式、マイクロ波方式やその他の伝送方式を用いていても良い。

[0128]

本実施例は、実施例1~実施例4と組み合わせて実施することが可能である。

【実施例6】

[0129]


本実施例では、1つの基板上に形成された複数の集積回路を剥離する際、形成される溝の形状について説明する。図10 (A) に、溝80 1が形成された基板80 3の上面図を示す。また図10 (B) に、図10 (A) のA-A における断面図を示す。

[0130]

集積回路802は、剥離層804上に形成されており、剥離層804は基板803上に 形成されている。溝801は各集積回路802の間に形成されており、なおかつ剥離層804が露出する程度の深さを有している。また本実施例では、複数の集積回路802は溝801によって完全にではなく部分的に分離されている。

[0131]

次に図10(A)、図10(B)に示した溝801からエッチングガスを流し込み、剥離層804をエッチングにより除去した後の様子を、図10(C)、図10(D)に示す。図10(C)は、溝801が形成された基板803の上面図に相当し、図10(D)は、図10(C)のA-A'における断面図に相当する。エッチングにより溝801から破線805に示す領域まで、剥離層804のエッチングが進んだものとする。図10(C)



[0132]

図10(C)、図10(D)に示した状態まで形成したら、接着剤が付着したテープや、基板等を別途用意し、集積回路802を基板803から剥離する。そして剥離された複数の集積回路802は、互いに分断される前またはされた後に、支持体に貼りあわせられる。

[0133]

なお本実施例では、IDチップの作製方法の一例を示しており、本発明のIDチップの作製方法は本実施例で示した構成に限定されない。

[0134]

本実施例は、実施例1~実施例5と組み合わせて実施することが可能である。

【実施例7】

[0135]

本実施例では、本発明のIDチップの利用について説明する。

[0136]

本発明のIDチップは、フレキシブルな基板を用いている場合、可撓性を有する対象物、或いは曲面を有する対象物に、貼り合わせるのに好適である。また本発明のIDチップが有する集積回路の中に、データの書き換えができないROMなどのメモリを形成しておけば、IDチップが取り付けられた対象物の偽造を防止することができる。また例えば、産地、生産者などによって商品価値が大きく左右される食料品に、本発明のIDチップを用いることは、産地、生産者などの偽装を低いコストで防止するのに有用である。

[0137]

具体的に本発明のIDチップは、例えば、荷札、値札、名札など、対象物の情報を有するタグに取り付けて用いることができる。或いは、本発明のIDチップ自体をタグとして用いても良い。また例えば、戸籍謄本、住民票、パスポート、免許証、身分証、会員証、鑑定書、クレジットカード、キャッシュカード、プリペイドカード、診察券、定期券など、事実を証明する文書に相当する証書に取り付けても良い。また例えば、手形、小切手、貨物引換証、船貨証券、倉庫証券、株券、債券、商品券、抵当証券など、私法上の財産権を表示する証券に相当する有価証券に取り付けても良い。

$[0\ 1\ 3\ 8\]$

図11 (A) に、本発明のI Dチップ1302 を取り付けた小切手1301の一例を示す。図11 (A) では、I Dチップ1302 が小切手1301の内部に取り付けられているが、表に露出させておいても良い。

[0139]

図11(B)に、本発明のIDチップ1303を取り付けたパスポート1304の一例を示す。図11(B)では、IDチップ1303がパスポート1304の表紙に取り付けられているが、パスポート1304が有する他のページに取り付けられていても良い。

[0140]

図11 (C) に、本発明のIDチップ1305を取り付けた、商品券1306の一例を示す。なおIDチップ1305は商品券1306の内部に形成しても良いし、商品券1306の表面に露出させるように形成しても良い。

[0141]

またTFTを有する集積回路を用いたIDチップは、安価、かつ薄型である。そのため本発明のIDチップは、最終的に消費者によって使い捨てられるような用途に向いている。特に、数円、数十円単位の値段の差が売り上げに大きく影響する商品に用いる場合、本発明の安価でかつ薄型のIDチップを有する包装材は、非常に有用である。包装材とは、ラップ、ペットボトル、トレイ、カプセルなど、対象物を包装するために成形が可能な、或いは成形された支持体に相当する。

[0142]

図12(A)に、本発明のIDチップ1307が取り付けられた包装材1308で、販 売用のお弁当1309を包装している様子を示す。IDチップ1307内に商品の価格な どを記録しておくことで、リーダ/ライタとしての機能を有するレジスターでお弁当13 09の代金を清算することができる。

[0143]

また例えば、商品のラベルに本発明のIDチップを付けておき、該IDチップを用いて 商品の流通を管理するような利用の仕方も可能である。

[0144]

図12(B)に示すように、裏面が粘着性を有する商品のラベル1310などの支持体 に、本発明のIDチップ1311を取り付ける。そして、IDチップ1311が取り付け られたラベル1310を、商品1311に装着する。商品1311に関する識別情報は、 ラベル1310に貼り合わされたIDチップ1311から、無線で読み取ることが可能で ある。よってIDチップ1311により、流通の過程において、商品の管理が容易になる

[0145]

例えば、IDチップ1311内の集積回路が有するメモリとして、不揮発性メモリを用 いている場合、商品1311の流通のプロセスを記録することができる。また商品の生産 段階におけるプロセスを記録しておくことで、卸売業者、小売業者、消費者が、産地、生 産者、製造年月日、加工方法などを把握することが容易になる。

[0146]

本実施例は、実施例1~実施例6の構成と組み合わせて実施することが可能である。

【実施例8】

[0147]

本実施例では、本発明のIDチップに用いられるTFTの構成について説明する。

図13(A)に、本実施例のTFTの断面図を示す。401はnチャネル型TFT、4 02はpチャネル型TFTに相当する。nチャネル型TFT401を例に挙げて、より詳 しい構成について説明する。

[0149]

n チャネル型TFT401は活性層405を有しており、該活性層405は、ソース領 域またはドレイン領域として用いる2つの不純物領域403と、該2つの不純物領域40 3の間に挟まれているチャネル形成領域404と、2つの不純物領域403とチャネル形 成領域404の間に挟まれている2つのLDD(Light Doped Drain)領域410とを有 している。またnチャネル型TFT401は、ゲート絶縁膜406と、ゲート電極407 と、絶縁膜で形成された2つのサイドウォール408、409とを有している。

[0150]

なお本実施例ではゲート電極 4 0 7 が、 2 層の導電膜 4 0 7 a 、 4 0 7 b を有している が、本発明はこの構成に限定されない。ゲート電極407は1層の導電膜で形成されてい ても良いし、2層以上の導電膜で形成されていても良い。ゲート電極407は、ゲート絶 縁膜406を間に挟んで、活性層405が有するチャネル形成領域404と重なっている 。またサイドウォール408、409は、ゲート絶縁膜406を間に挟んで、活性層40 5が有する2つのLDD領域410と重なっている。

[0151]

サイドウォール408は、例えば膜厚100nmの酸化珪素膜をエッチングすることで 、サイドウォール409は、例えば膜厚200nmのLTO膜(Low Temperature Oxide 、低温酸化膜)をエッチングすることで形成することができる。本実施例では、サイドウ ォール408に用いられる酸化珪素膜をプラズマCVD法で形成し、サイドウォール40 9に用いられるLTO膜を、酸化珪素膜を減圧CVD法で形成する。なお酸化珪素膜には 、窒素が混じっていても良いが、該窒素原子数は酸素原子数よりも少ないものとする。

[0152]

不純物領域 403 及び LDD 領域 410 は、ゲート電極 407 をマスクにして活性層 405 に n 型の不純物をドーピングした後、サイドウォール 408、 409 を形成し、該サイドウォール 408、 409 マスクとして活性層 405 に n 型の不純物をドーピングすることで、作り分けることができる。

[0153]

なおpチャネル型TFT402は、nチャネル型TFT401と構成はほとんど同じであるが、pチャネル型TFT402が有する活性層411の構成のみ異なっている。活性層411はLDD領域を有しておらず、2つの不純物領域412と、該2つの不純物領域412に挟まれているチャネル形成領域413とを有している。そして、不純物領域412には、p型の不純物がドーピングされている。なお図13(A)では、pチャネル型TFT402がLDD領域を有していない例を示しているが、本発明はこの構成に限定されない。pチャネル型TFT402がLDD領域を有していても良い。

[0154]

図13 (B) に、図13 (A) に示したTFTにおいて、サイドウォールが1つである場合を示す。図13 (B) に示すnチャネル型TFT421と、pチャネル型TFT422とは、それぞれ1つのサイドウォール428、429を有している。サイドウォール428、429は、例えば膜厚100nmの酸化珪素膜をエッチングすることで形成することができる。本実施例では、サイドウォール428に用いられる酸化珪素膜をプラズマCVD法で形成する。なお酸化珪素膜には、窒素が混じっていても良いが、該窒素原子数は酸素原子数よりも少ないものとする。

[0155]

次に図13 (C) に、図13 (B) に示したTFTにおいて、ゲート電極をマスクにしてゲート絶縁膜をエッチングしてから、サイドウォールを形成する例について説明する。図13 (C) に示す n チャネル型TFT431と、p チャネル型TFT432は、それぞれゲート電極433、434と、ゲート絶縁膜435、436を有しており、ゲート絶縁膜435、436は、ゲート電極433、434をマスクとしてエッチングすることで形成されている。

[0156]

なお本実施例ではゲート電極433、434が、それぞれ2層の導電膜433a、43 3bと、2層の導電膜434a、434bとを有しているが、本発明はこの構成に限定されない。ゲート電極433、434は1層の導電膜で形成されていても良いし、2層以上の導電膜で形成されていても良い。

[0157]

次に図13(D)に、ボトムゲート型のTFTの構成を示す。441はnチャネル型TFT、442はpチャネル型TFTに相当する。nチャネル型TFT441を例に挙げて、より詳しい構成について説明する。

[0158]

図13 (D) において、nチャネル型TFT441は活性層445を有しており、該活性層445は、ソース領域またはドレイン領域として用いる2つの不純物領域443と、該2つの不純物領域443の間に挟まれているチャネル形成領域444と、2つの不純物領域443とチャネル形成領域444の間に挟まれている2つのLDD (Light Doped Drain) 領域450とを有している。またnチャネル型TFT441は、ゲート絶縁膜446と、ゲート電極447と、絶縁膜で形成された保護膜448を有している。

[0159]

ゲート電極447は、ゲート絶縁膜446を間に挟んで、活性層445が有するチャネル形成領域444と重なっている。ゲート絶縁膜446は、ゲート電極447が形成された後に形成されており、活性層445はゲート絶縁膜446が形成された後に形成されている。また保護膜448は、チャネル形成領域444を間に挟んでゲート絶縁膜446と重なっている。

[0160]

[0161]

不純物領域443及びLDD領域450は、レジストで形成したマスクを用いて活性層445にn型の不純物をドーピングした後、保護膜448を形成し、該保護膜448マスクとして活性層445にn型の不純物をドーピングすることで、作り分けることができる

[0162]

なおpチャネル型TFT442は、nチャネル型TFT441と構成はほとんど同じであるが、pチャネル型TFT442が有する活性層451の構成のみ異なっている。活性層451はLDD領域を有しておらず、2つの不純物領域452と、該2つの不純物領域452に挟まれているチャネル形成領域453とを有している。そして、不純物領域452には、p型の不純物がドーピングされている。なお図13(A)では、pチャネル型TFT442がLDD領域を有していない例を示しているが、本発明はこの構成に限定されない。pチャネル型TFT442がLDD領域を有していても良い。

[0163]

本実施例は、実施例1~実施例7の構成と組み合わせて実施することが可能である。 【図面の簡単な説明】

$[0 \ 1 \ 6 \ 4]$

- 【図1】本発明のIDチップの外観図及び断面図。
- 【図2】本発明のIDチップの作製方法を示す図。
- 【図3】本発明のIDチップの作製方法を示す図。
- 【図4】本発明のIDチップの作製方法を示す図。
- 【図5】本発明のIDチップの作製方法を示す図。
- 【図6】本発明のIDチップの断面図。
- 【図7】大型の基板を用いて、本発明のIDチップを複数作製する方法を示す図。
- 【図8】応力を加えた状態のIDチップの外観図。
- 【図9】本発明のIDチップの、機能的な構成の一形態を示すブロック図。
- 【図10】1つの基板上に形成された複数の集積回路を剥離する際、形成される溝の 形状を示す図。
 - 【図11】本発明のIDチップの利用方法について示す図。
 - 【図12】本発明のIDチップの利用方法について示す図。
 - 【図13】本発明のIDチップに用いられるTFTの構成を示す図。
 - 【図14】本発明のIDチップの断面図。
 - 【図15】本発明のIDチップの断面図。

【符号の説明】


[0165]

- 100 集積回路
- 101 アンテナ
- 102 基板
- 103 カバー材
- 104 破線
- 105 TFT
- 106 封止膜
- 106a バリア膜
- 106b 応力緩和膜
- 106c バリア膜


1 0 7封止膜1 0 7 aバリア膜1 0 7 b応力緩和膜1 0 7 cバリア膜

【書類名】図面 【図1】







(B)





(C)




【図2】























【図4】







【図5】




【図6】

















【図9】







(A)












【図11】




(B)




(C)


















(B)












【図15】





【要約】

【課題】 本発明は、半導体素子の信頼性を高め、回路規模を抑えることなく機械的強度 を高めることができる、半導体装置の提供を課題とする。

【解決手段】 薄膜トランジスタを用いた集積回路と、アンテナと、第1の封止膜と、第2の封止膜と、基板とを有し、集積回路とアンテナは電気的に接続されており、集積回路は、第1の封止膜と第2の封止膜との間に挟まれており、第1の封止膜は、基板と集積回路との間に挟まれており、第1の封止膜は、複数の第1の絶縁膜と、複数の第1の絶縁膜の間に挟まれた単数または複数の第2の絶縁膜とを有し、第2の封止膜は、複数の第3の絶縁膜と、複数の第3の絶縁膜の間に挟まれた単数または複数の第4の絶縁膜とを有し、第2の絶縁膜は第1の絶縁膜よりも応力が小さく、第4の絶縁膜は第3の絶縁膜よりも応力が小さく、第1の絶縁膜及び第3の絶縁膜は無機絶縁膜であることを特徴とする半導体装置。

【選択図】 図1

出願人履歴情報

識別番号

[000153878]

1. 変更年月日 [変更理由]

1990年 8月17日

更理由] 新規登録

住 所 神奈川県厚木市長谷398番地 氏 名 株式会社半導体エネルギー研究所